MẠCH KỸ THUẬT SỐ (MẠCH LOGIC)

Một câu chuyện hoàn hảo về mạch kỹ thuật số là một tài liệu được hỗ trợ bởi hình ảnh, biểu đồ, nơi tất cả các chi tiết được áp dụng. Được chuẩn bị bởi Yrd.Doç.Dr. Feza BUZLUCA Cộng tác viên cám ơn người rất tốt đẹp để làm việc trong các tập tin định dạng .pdf dễ dàng hơn đặc biệt là nếu bạn hiểu rất tốt với hình ảnh màu.

CHỮ SỐ GHI CHÚ BÀI GIẢNG 1

Analog - Digital (kỹ thuật số) Dấu hiệu: 
Những thuận lợi của hệ thống kỹ thuật số: 
mạch kỹ thuật số giai đoạn thực hiện: 
Digital Mã hóa: 
BCD (Binary Coded Decimal) số thập phân nhị phân được mã hóa: 
Weighted Encoding: Hamming khoảng cách: Liền kề mã: 
Đại diện trên máy tính của số 
cộng và trừ hoạt động trong các hệ thống kỹ thuật số 
Elder (Carry), các khoản vay (mượn), tràn (overflow) khái niệm Tóm tắt các 
Boolean Algebra Rank tương quan: Chức năng logic đại diện của hàm Boolean 
đại diện đồ họa Karnaugh Sơ đồ (bản đồ Karnaugh) đại số của tôi Hiển thị 
mở rộng Canonical :, Transformation của Expansion Canonical Canonical Mở rộng và Định lý De Morgan

CHỮ SỐ HỌC THUYẾT 2

Logic Liên từ (Logic Gates 
mạch tích hợp (mạch tích hợp - IC), dual in-line pin (DIP) mạch tích hợp 
logic tích cực và tiêu cực, Liên từ của hàm Boolean với thực hiện 
thực hiện bảng sự thật với liên từ logic của hàm 
Authorization Điều hành, TVA - Quan hệ TVE giữa 
chức năng logic 
Kết nối TVE hoặc TVEYA Thực hiện các chức năng nhân các khoản tiền (AND) với TVEYA:

CHỮ VIẾT SỐ 3

Đơn giản hóa các chức năng logic (Giảm) 
đơn giản hóa: Lựa chọn phù hợp thủ nhiều 
xác định đầy đủ các chức năng đơn giản hóa 
đơn giản hóa Public Function 
bởi tất cả nhiều chính của gia cầm Bảng Methods (Quin-McCluskey) Finding

CHỮ VIẾT SỐ 4

yếu tố tích hợp tổ hợp mạch của 
một ví dụ về dữ liệu có sẵn để ngâm rửa: 
Dữ liệu Selector với General Purpose logic thiết kế vi mạch 
kéo tản nhiệt (demultiplexer): 
Mã Mục đích chung logic thiết kế vi mạch với dung môi, 
Programmable Logic Devices (Programmable Logic Device- PLD), 
lập trình mảng logic (Programmable Mảng logic - PAL) Đầu vào được phép 
lập trình logic (PLA) 
(EN) Bộ giải mã:

CHỮ VIẾT SỐ 5

Thời gian Sơ đồ (Thời gian Sơ đồ) 
Tuyên truyền chậm trễ (Tuyên truyền Delay) 
Mạch tuần tự (mạch dãy) 
máy nhà nước hữu hạn (hữu hạn nhà nước-Vật tư thiết FSM) Mẫu 
lưu trữ dữ liệu (Memory) Các yếu tố 
thời gian (Clock) Signal: Hai ổn định (ổn định kép) mạch 
SR (Set -Reset) Lưu trữ dữ liệu phần tử 
Allow Input SR lưu trữ dữ liệu phần tử 
Chủ (Latch), flip-flops khác biệt: Cho phép đầu vào SR Chủ 
những người có D-type (trễ Latch) tích cực (các) cạnh kích hoạt D-type flip-flops 
tiêu cực (giảm dần) cạnh kích hoạt D-type flip-flop 
Cạnh kích hoạt D-type flip-flops và cho phép nhập cảnh vào 
chính / vệ tinh (Master / Slave) loại SR flip-flops, JK chủ
Edge kích hoạt JK Flip-Flop Edge-kích hoạt T Flip-Flop (Toggle Flip-flop)

CHỮ SỐ HỌC THUYẾT 6

Các mạch dãy đồng bộ (mạch dãy đồng bộ) 
Phân tích các mạch tuần tự đồng bộ (Analysis) 
Phân tích một mạch tuần tự đồng bộ được thiết kế JK flip-flops 
để giải quyết một mạch tuần tự được thiết kế theo mô hình Moore: 
Mealy và Giải thích đầu ra trong Moore mẫu 
Digital Camels Bài giảng Ghi chú 7 
Thiết kế đồng bộ mạch dãy (thiết kế) 
Sử dụng Selector dữ liệu cho việc thực hiện các Synchronous Circuit 
Camels Digital Bài giảng Ghi chú 8 
cấu trúc bên trong của các yếu tố kỹ thuật số 
một cổng bổ của transistor và thực hiện kháng 
TTL (Tranzistor- transistor) logic Family 
TTL Output rắn làm việc 
TTL Output Range (Fan ra)
CMOS (Complementary MOS) Logic Family 
CMOS bổ nối 
CMOS bổ nối Chuyển sang mô hình 
CMOS TVA (NAND) nối 
CMOS TVA (NAND) kết nối chuyển mạch mẫu 
CMOS TVE (số) kết nối

Tập tin có thể được tải về tại đây liên kết thay thế Mạch kỹ thuật số (Mạch logic)

Tải xuống tệp LINK danh sách (ở định dạng TXT) link308.zip mật khẩu-pass: 320volt.com